Przejdź do treści
Gdańsk Bay Tech Kalendarz ekosystemu innowacji · Pomorze
/
← Wszystkie wydarzenia

Nabór UE: International collaboration EU and Japan on semiconductors

Szansa, by współtworzyć przyszłość europejsko-japońskiej współpracy w obszarze zaawansowanej integracji półprzewodników i chipletów. Poznasz kluczowych graczy z obu rynków, zyskasz dostęp do pilotażowych środowisk produkcyjnych i włączysz s

Kiedy czwartek, 24 września 2026
Godzina 02:00
Miasto online

Oczekiwany wynik:

Oczekuje się, że projekty przyczynią się do osiągnięcia następujących oczekiwanych rezultatów:

  • Zaawansowana, zróżnicowana integracja, szczególnie w 2. 5D i 3D opakowania i zintegrowane fotoniki, do wspierania funkcji AI.
  • Znormalizowane interfejsy chipletowe, umożliwiające interoperacyjność i wspieranie dynamicznego ekosystemu chipletowego

Oczekiwane wyniki powinny mieć bezpośredni i natychmiastowy wpływ na przemysł europejski.

Ponadto proponowane projekty powinny wykazywać rozwiązania we wszystkich środowiskach laboratoryjnych i pilotażowych, wraz z weryfikacją przypadków użycia półprzewodników. Środek ciężkości przewidywanych prac powinien dotyczyć poziomów gotowości technologicznej 5-7. Propozycje muszą również ułatwiać transfer wiedzy i promować zaangażowanie zainteresowanych stron poprzez warsztaty branżowe, publikacje i imprezy networking.

Treść przetworzona przez AI. Opis przetłumaczono maszynowo z języka oryginału, zachętę „dlaczego warto” napisał model AI. Wiążąca jest treść na stronie organizatora. Zobacz oryginał u organizatora →
Pokaż opis oryginalny

Expected Outcome: Projects are expected to contribute to the following expected outcomes: • Advanced heterogeneous integration, particularly in 2.5D and 3D packaging and integrated photonics, to support AI functionalities. • Standardised chiplet interfaces, enabling interoperability and fostering a dynamic chiplet ecosystem Expected outcomes should have direct and immediate impact on European industry. Furthermore, proposed projects should demonstrate solutions across laboratory and pilot environments, with verification in semiconductor manufacturing use cases. The centre of gravity of envisaged work should address Technology Readiness Levels 5-7. Proposals also need to facilitate knowledge transfer and promote stakeholder engagement through industry workshops, publications, and networking events.